up size修setup违规疑问

减小单元本身的delay,增加驱动，减小下一级的slew
其实就是减小data arrival time

问个细节吧。一般你们做size up的cell会怎么选，比如选 cell delay 大于多少。output transition - input transition 大于多少?你们选upsize cell的标准是什么呢?

smartyaya你认识我不 哈哈

这个具体看setup违反的path来确定吧

经常打dota，怎么能不认识这个ID，ay嘛。

但是setup违反的path太多，写脚本抓cell进行upsize操作，upsize完了，不行的话，我们会换lvt，所以总要有个标准才好写脚本抓出你想要upsize的cell，这个标准一般怎么定?

reg2reg的setup错误很多的话，考虑下调整约束/修改逻辑/调整FP之类的解决办法吧，sizeup不是万能的，你还得考虑有地方放这些单元啊。

就是想了解一下大家写sizeup脚本抓cell的标准怎么定，我是看cell 的delay和cell output_transition - input_transition,这两个值，也见过，根绝cell delay和 output_transition 做为标准去抓cell的，不知道你们做eco写脚本的时候一般是怎么抓的?

setup的违例过大就交给前端的吧，多半是代码算法问题，后端不是万能的~一般综合完做PT看看setup违例多少，迭代的做DC，将setup控制住了再做PR会好些

哦，谢谢！
那再请问一下，这个size up 是怎么做的的呢?就是说如何操作使得这个data path time减小呢?

用的什么后端工具?

没有具体的量化数据
除非万不得已，一般不采用这种方法做

嗯，修setup，我们换vt，到时敢拿脚本放心大胆的换，sizeup还真得小心，拿脚本容易出问题，一般都是最后了，直接手修，去看具体的timing报告，进行sizeup。莫非是我们太谨慎。

用的是ICC