• · 在做sub block的时候是否需要保留1到2层空间给top blcok布线啊？12-30
• · signalstorm和默认的time analysis有什么区别？12-30
• · top block和sub block约束的时候应该如何处理啊？12-30
• · 做时钟树的问题12-30
• · ICC学习方法12-30
• · ICC中如何改变pin的属性？12-30
• · 关于布局布线的知识，请问有没有什么比较好的书可以参考啊？12-30
• · DC网表和Astro之后的网表的差异12-30
• · DC综合时钟过紧约束12-30
• · 如何提高PV能力？12-30
• · 新手关于约束问题的一点疑问求解答12-30
• · 后端设计软件12-30
• · DFT compiler 问题12-30
• · post_route optimization后，hold time 违例仍然修不掉怎么办？12-30
• · 请高手帮忙，ICC 在place-opt是把多余的寄存器优化掉了12-30
• · 如何为inout类型端口施加约束12-30
• · 请教encounter布线时阻挡问题12-30
• · 怎样在encounter中做到两条路径的延迟相同？12-30
• · 请教,encounter中如何能够route出长度一致的线？12-30
• · 关于PrimeTime SI分析crosstalk结果都为0的疑问12-30
• · 顶层做CTS时模块ILM的时钟树延时是如何计算的12-30
• · 振荡环的尺寸设计求助12-30
• · 用hsim数字后仿12-30
• · pr时候 data required time是负的12-30
• · 关于后仿真中遇到的hold time的负值问题(已解决供参考）12-30