微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于后仿真中遇到的hold time的负值问题(已解决供参考)

关于后仿真中遇到的hold time的负值问题(已解决供参考)

时间:10-02 整理:3721RD 点击:

各位,我在进行后仿真的时候,发现后仿真报了一个$setuphold的timing violation,检查limits发现,其limits为(0.3,-0.2)。
hold time的limits有时候为正值,有时候为负值,现在想请教下,其负值该怎么解释比较合理?

没人知道吗?还是没人遇到?自己顶!

up,自己顶!

以前有帖子讨论过,自己搜一下

是不是可以解释成在cell内时钟路径比数据路径要长呗?

sta 如果hold 修干净的话, 就要看后仿真结果了,

论坛的帖子搜过了,全部看过,没有给出hold time的负值该如何理解的正确回答。

继续顶,小编在吗?

小编 求解答 不懂啊

答案见
http://bbs.eetop.cn/thread-372543-1-2.html

现在自己回一个。看图!



好东西,很有用!

围观 围观

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top