微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 顶层做CTS时模块ILM的时钟树延时是如何计算的

顶层做CTS时模块ILM的时钟树延时是如何计算的

时间:10-02 整理:3721RD 点击:
顶层做CTS时模块ILM的时钟树延时是如何计算的,是取模块内部时钟延时的平均值吗?

子模块在create_ilm 的时候已经把min/max clock latency 算出来了,存在ilm里面,
top在link的时候,自然就知道sub level的 clock latency大概的值了,
因此就不需要float pin来标值了,还是很方便的 ,

flattenIlm first

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top