新手关于约束问题的一点疑问求解答

因为刚开始学习dc，所以主要是在看书，看文档，以及做下synopsys给的lab~
然后做完后产生了如下的疑问，因为lab里面好多数据都是它给好了的，但是我要是做自己设计的dc的时候，好多数据都该如何确定呢?
比如 input_delay，output_delay，clock_transition，clock_latency，clock_uncertainty，以及load和drive相关的数据设置~
这些设置都是如何得到的呢?
lab里面都是直接给出，也未介绍是如何得出的，是计算，还是靠经验得出的?

顶下~

求大神来回复啊~

搜索以前的帖子

不好意思，可以给个链接或者提示下搜索什么啊?我刚收时序约束 没搜到~
谢谢~

对呀，想搜索以前的帖子，但是没找方法！

clock_transition，clock_latency，clock_uncertainty
是经验值了，foundry长有时也会给出建议值。和时钟源的质量也有关系吧。
input delay啥的，理论上和芯片应用时，板上具体电气特性相关。
实际上，也都给个经验值。

http://bbs.eetop.cn/thread-333575-1-1.html
这里面有得，都是EETOP上和我个人的总结。

thx 我也有疑问

thx正需要