• · 后端进阶讨论——PT部分：一些细节望各位进阶高手的兄弟伙一起讨论一下12-30
• · DRV中max_fanout.....12-30
• · 指点下 set clock network latency12-30
• · 问下ICT文件应该找谁要啊？12-30
• · create terminal是一个一个做还是ICC自动的12-30
• · 请教如何报告没有做tree的reg12-30
• · std cell导入cadence问题12-30
• · First encounter12-30
• · 求助：综合中如何消除slack？12-30
• · 布线时的问题12-30
• · 请教DC约束的问题12-30
• · Cadence design service 后端怎么样啊？12-30
• · 求助：powerswitch 插入后，无法运行place12-30
• · 请问各位大侠一个关于自动布局布线出现的问题[已解决】12-30
• · 用modelsim仿真综合后的网表文件出现的问题12-30
• · 45nm工艺下互连金属的单位面积电容、边缘电容如何得知？12-30
• · 求助：如何预置NAND FLASH仿真模型的初值12-30
• · Flip chip封装BUMP摆放问题12-30
• · ICC使用中的三个疑问12-30
• · Abstract LEF中天线信息12-30
• · 如何在Abstract中提取antenna信息？12-30
• · .v格式的仿真库如何产生？12-30
• · CTS 后 hold time违例12-30
• · LEF文件转Frame View问题12-30
• · 关于star-mtb的使用与错误解决，后续软件12-30