微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助:综合中如何消除slack?

求助:综合中如何消除slack?

时间:10-02 整理:3721RD 点击:
求助:综合中如何消除slack?

是指时序违背吗?如果违背的值不大的话,可以适当通过收紧约束,比如compile_ultra可以把effort设置为high,也可以多用几次compile -incremental。如果slack为负的值较大,可能就要返回修改RTL的逻辑了。分析下slack最大的critical path上是什么原因造成不收敛的

多谢了!

上一篇:布线时的问题
下一篇:First encounter

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top