微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 布线时的问题

布线时的问题

时间:10-02 整理:3721RD 点击:
在用工具布线时,虽然把面积放大到很大,但是还有些时序错误修不掉,这种情况怎么理解?望赐教。谢谢

讲清楚点,可以放个例子来看看

有些时序可能前端出来的就不太好,所以后端很难修的。你贴个图出来看看。

postRoute后优化时序了么?

理论上是不是都能修掉?

赶脚面积只是好布线而已。确实面积大不一定就时序好

route前的timing clean了么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top