微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后端进阶讨论——PT部分:一些细节望各位进阶高手的兄弟伙一起讨论一下

后端进阶讨论——PT部分:一些细节望各位进阶高手的兄弟伙一起讨论一下

时间:10-02 整理:3721RD 点击:
对于后端设计贯穿始终的可能就是时序部分,所以对于时序的掌控也很重要,想跟大家一起讨论一下有关PT做时序验证的相关细节部分,想知道当前端送来RTL级网表后综合产生的网表做PT和做完PR后产生的GATE级网表做PT有哪些不同的地方,现在我个人在做验证的时候就一点不同,对于PR后的网表做PT的时候是在脚本里添加了.spef文件的读入的,而综合后做PT是没有添加的,对于这点,还望大家一起交流和讨论一下~
可能还有很多其他细节和不同之处,也望高手一起讨论交流指点~
谢过啦~

spef是基于pr后的实际物理信息提取RC得出的。
DC出来的是没有实际的物理信息的,只是基于模型算出的大概的。

对于二者dc和encounter的pt检查在脚本上有没有什么不同呢?
我现在dc完了做pt检查和encounter完了做pt检查的脚本只是多了一个spef的导入,不知道这个是否就足够了,当然sdc文件也是用的propagated_clock

应该够用了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top