DC综合时钟过紧约束
时间：10-02
整理：3721RD
点击：
各位大神，请问DC综合时进行的时钟过紧约束，是过紧约束多少?是反应在时钟周期缩小?还是set_clock_uncertainty上?
我的理解是clock period，比如说我chip实际要工作在１Ｍhz，那我在create_clock时给1GHz
GOOD LUCK！
嗯，谢谢，与我理解的一样。
嗯，谢谢，和我理解的一样。