• · 求助，edi的floorplan命令的-keepShape怎么用？12-30
• · 如何用报跨时钟域的寄存器12-30
• · floorplan怎么做不规则图形啊？12-30
• · setup and hold slack12-30
• · ICC double-width Net 疑惑12-30
• · 求工具！quickcap，不知道哪位兄弟姐妹有这个工具！12-30
• · 如果设计一个200M的cpu,后防的时候需要留多少余量12-30
• · 求问DC问题12-30
• · 求助一路劲如何约束12-30
• · PT分析DC综合后版图前的时序12-30
• · Astro Create Straps12-30
• · 悲催的事又让我遇上了12-30
• · vih，vil在芯片上怎么仿真呢？12-30
• · IO CELL的延迟都很大，跟哪些参数有关呢？12-30
• · 如何从cadence的原理图提取verilog网表用来做PR12-30
• · tf問題12-30
• · formality，打破逻辑环前后不能验证等价的问题12-30
• · ICC中有没有快捷键可以重复上一步操作？12-30
• · 为什么只需检查最大延迟的setup time 和检查最小延迟的hold time？12-30
• · 请教关于SMIC13的模拟IO中的pre-driver与post-driver的问题。12-30
• · 新人请问各位大侠encounter加metal filler这样对吗？12-30
• · icc中命令的执行12-30
• · 请问DFF的建立时间和保持时间和哪些因素有关？12-30
• · 求指导：DC综合在学了简单的脚本后不知道该怎么进行下去了！12-30
• · FinFET在spice中怎样仿真12-30