IO CELL的延迟都很大，跟哪些参数有关呢？

华虹NEC 0.35um的IO cell 延迟实在是太大了，如下图：

想问问各位大虾，关乎IO CELL的延迟，主要有哪些参数可以调整改进呢?
没办法，如此大的延迟，实在用不动，请大家支支招了。多谢多谢！
当然还有输入延迟。

顶起啊！

表上不是写的很清楚嘛 一个 是 input transition一个 outload，至于多大，可以咨询下系统的和板级的人

建议找到spicemodel自己仿下，看是工艺导致的还是专门拉偏的，或者线路上太多逻辑。

多谢，是线路上逻辑太多了。打算修改。想再问下，VIH,VIL怎么仿真呢?从仿真上看，怎么都跟资料上写的不一致。
VIH(min)=0.7VDD,vil(max)=0.3VDD,
自己仿真测试vih-vil顶多就0.5V，
是我测试问题还是?