• · 用Astro还是SOC encounter呢？12-31
• · primetime中，悬空引脚最小电容负松弛，该如何修正？12-31
• · 使用DC综合含有PLL的时钟问题12-31
• · ICC抽取sdf文件后用NC-verilog仿真，有很多timing violation12-31
• · 多电压，库问题12-31
• · 使用UPF做DC综合，module里部分reg没有被例化成标准单元库里的器件，而是gtech状态12-31
• · icc导出的gds文件不分层12-31
• · crosstalk的above high和below low有什么危害12-31
• · EDI postCTS后的regtoreg的时序报告 穿了多个寄存器12-31
• · Calibre提取SPEF文件求助12-31
• · 求教关于calibre xrc抓gate level的spef12-31
• · calibre 提取gata level spef文件为什么会出现buf内部的net12-31
• · 求助使用calibre提取spef的问题12-31
• · Encounter流程问题，SRoute的问题12-31
• · 求tcl 大神来回答此题目12-31
• · PT保持时间违例，removal违例，min_capacitance违例，求解决办法12-31
• · 跪求达人关于icc200812-31
• · 为clock gating cell的enable pin的setup或hold 留裕量的问题12-31
• · global foundry的芯片设计服务部门如何？12-31
• · max_fanout在ICC中的设置问题12-31
• · how to lef EDI blance scan tree properly12-31
• · 急求各位大神，谁有virtuoso软件的~12-31
• · 关于macromodel 的优先级问题12-31
• · ICC中如何设置抽取的fram view的blockage问题12-31
• · 求教后端初步布局过程第一步IO单元排布位置颠倒原因12-31