微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > max_fanout在ICC中的设置问题

max_fanout在ICC中的设置问题

时间:10-02 整理:3721RD 点击:
新人刚开始学习,发现max_fanout在Place和CTS中的设置不一样,想请教一下原因?

正常,
要求不一样,设置就不同

这个要求是参照DRC制定的吗?有没有Place时值较大,CTS时值较小的情况?

这个要求是参照DRC制定的吗?有没有Place时值较大,CTS时值较小的情况

max fanout一般来说不是hard rule , 比起max_transition/max_capacitance来说,
max_transition/max_cap 修复了, max_fanout肯定不是问题
一般来说 clock 的max-cap/trans/fanout 允许值比一般的data signal要更紧,
比如是data的 1/2 , 1/3等,主要是保证时钟信号完整性的,和时钟频率也有关系

多谢指点

顶小编们

谢谢,如何限制maxfanout?

set_max_fanout



小编,在ICC中,普通信号和时钟信号可以通过set_max_fanout来设置?但是clock 信号还可以通过set_clock_tree_option -max_fanout来单独设置,对吗?应该怎么设置这两个选项啊 ?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top