微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问,在clock tree上的max_fanout violation要如何处理?

请问,在clock tree上的max_fanout violation要如何处理?

时间:10-02 整理:3721RD 点击:
做完cts后,clock上有Max_fanout的violation,怎样才能修改?客户提供的sdc里面要求的 max_fanout是8,做完cts后的fanout最大的是11.
而我在ctstch里定义了 maxfanout 为 6 ,比客户的要求还严格,并且放宽了 transition。也使用了optDesing,但是还是无法清除clock上面的max_fanout。
搜索了论坛里面,关于max_fanout解决方法,好像没有是针对clock的max_fanout.
请问还有什么方法可以清除clock net上的 max_fanout? 谢谢。

靠,什么design要max_fanout 为8啊,
我们都是30, 你难道要做2G啊,
transition/cap 过了就行了,fanout不是硬性指标

你时钟树约束文件中设下ForceMaxFanout8试试

在Clock.ctstch中加上MaxFanout 8 和ForceMaxFanout

谢谢回复。请问 ForceMaxFanout是哪个版本的?我查找EDI91的UG和cmdref,里面都找不到这个参数。并且我在clock.ctstch里面加入 ForceMaxfanout后,执行会报错。

ForceMaxFanout YES
MaxFanout integer
Limits the number of clock buffer fanouts to the number
you specify.
If you specify the MaxFanout statement and the
setCTSMode -useLibMaxFanout true parameter,
CTS uses the worst case constraint specified.
CTS does not support a fanout_load that is not equal
to 1.
Note: CTS considers the MaxFanout statement to be a
soft constraint. CTS will try to meet it, but might need to
make adjustments in order to meet physical constraints.

楼上正解

学习了!

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top