微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为clock gating cell的enable pin的setup或hold 留裕量的问题

为clock gating cell的enable pin的setup或hold 留裕量的问题

时间:10-02 整理:3721RD 点击:
DC中命令:set_clock_gating_check 和 set_clock_gating_style 都有-setup/-hold 选项,请问下这两个有什么区别吗?
man了下,感觉都是为clock gating cell的enable pin的 setup或hold留裕量啊?

对,通常在place的时候使用,-setup多些余量
写成0 就是没有余量的意思

也就是说 这两个命令时同样的效果么?

后端没有style这个命令,只有check这个

DC工具有的,DC工具这两个命令都有,如果我想在DC综合的时候,为icg的enable pin留margin,是否这两个命令都可以呢

我们一般用set_clock_gate_latency这个

增加margin

clock gating cell 的enable 端一般为timing critical path, 因此需要提前留些裕量为timing close

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top