微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求教关于calibre xrc抓gate level的spef

求教关于calibre xrc抓gate level的spef

时间:10-02 整理:3721RD 点击:
只用了一种std cell做测试,xcell文件格式如下:
invx1 invx1
在command file里面加了:
PEX NETLIST DISTRIBUTED "net.spef" SPEF PRIMETIME SOURCE GROUND VSS LOCATION
在terminal执行命令如下:
calibre -lvs -hier -spice svdb/test.sp -hcell xcell cal_rule_file
calibre -xrc -pdb -rc -xcell xcell cal_rule_file
calibre -xrc -fmt -all cal_rule_file
最终生成的还是transistor level的spef

你可以试试在command file中把std cell 都box住,
例如
LVS BOX invx1

这个应当可以的,但太麻烦了!

有一个BLOCKS选项,设置一下!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top