calibre xRC提取寄生参数的选项
时间:10-02
整理:3721RD
点击:
求助,
某设计有IO和IP,已经STD,LVS/DRC已经通过calibre验证正确。
现需要一个spef格式的寄生参数文件用于primetime做sta,抽取工具为calibre的XRC
问,需要使用gated_level还是hierarchy的抽取类型,两者是否会影响到spef文件的精度?以及在xcelllist中是填写所有用的STD,还是STD+IP+IO?
某设计有IO和IP,已经STD,LVS/DRC已经通过calibre验证正确。
现需要一个spef格式的寄生参数文件用于primetime做sta,抽取工具为calibre的XRC
问,需要使用gated_level还是hierarchy的抽取类型,两者是否会影响到spef文件的精度?以及在xcelllist中是填写所有用的STD,还是STD+IP+IO?
很需要,谢谢小编了。
你的方法偏模拟, 我不确定是否有模拟方式做这个。我说一下我们做soc的方式, 所有IP 和IO std以及mem,都会有特征库(Lib),他们的timing中包含了模块级别自己仿真时候的寄生参数。 芯片互联中的寄生参数使用calibre抽取的并不多,通常是C的QRC以及S的StarRC,抽取互联寄生,模型有2.5D和3D,通常16以下都是2.5D模型。 时许分析时候cell delay来自查表法,即lib, net delay通过RC 计算出来。不知道是否回到了你的问题。 因为你的方法跟我们做soc的有出入,只能这样描述一次,有疑问留言。