求助： 各位上仙， 130nm工艺下，data_path 和 clock_path上的transition一般设多大？

data path:可以参考你的standard cell的lib文件中的二维表，取input transition表中（一般七个值，跟第三个值差不多就可以）的中间靠左的一个值即可，clock path参考你的时钟，尽量不要太大，也不要过分小，比data path上的transition小，其实也没有什么硬性的规定，看design吧，上面的答案仅参考一下，

多谢上仙！

0.5 0.4

1 foundry的 document 都有一个建议值， 通常包含 clock tran 跟data tran
2 查表法的核心是要在表内，就会准确， 所以你可以自己顶一个 max tran 位于 lib 表的中央比较好
3 看设计 ， 要求不高情况， 只要不超表，就不管了。 甚至有些一次性配置信号，你如果确认慢慢配过去不会出错， 超表又如何 ，具体情况具体分析。