• · encounter中布线si问题12-31
• · ant.lef to ant.clf12-31
• · FinFET SPICE model12-31
• · 普通的流水线电路 使用optimize_registers12-31
• · cmos集成电路物理设计与实战一说中的2.3后端半制定设计方法12-31
• · SDF的INTERCONNECT 的delay多少比较合理12-31
• · ICC进行check_library，以下missing是否可以忽略？判断依据是什么？12-31
• · encounter导出gds，stdcell本身的label层次发生改变，求大侠解答12-31
• · 什么是惯性延时？12-31
• · route_zrt_eco之后时序变差！12-31
• · DC综合后出现TIM-250的问题12-31
• · 请教 icc.rules12-31
• · 没有了解过物理端设计是怎么样的，不知道现在的流片厂提供mos管库吗12-31
• · 求fetxtcmdref.pdf资料，望好心人分享，谢谢12-31
• · cdl和sp文件12-31
• · 数字后端工具的比较12-31
• · 已解决，谢谢大家12-31
• · DC综合db文件调用12-31
• · workshop对应的lab文件应该从哪里找啊12-31
• · 求：ICC设计中TCL脚本自动摆BUFFER12-31
• · ICC中Fixed与dont_touch的区别？12-31
• · 如果保证逻辑设计绝对正确的情况下，物理设计需要注意什么呢？12-31
• · tcl中switch的用法12-31
• · encounter自动布局布线12-31
• · 求助，cadence LEC做形式验证，用时好长？12-31