微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC综合后出现TIM-250的问题

DC综合后出现TIM-250的问题

时间:10-02 整理:3721RD 点击:
At pin '*reg*/CK' clock '*CLK' does not have the needed 'rise' edge.(TIM-250)这种问题怎么解决

generated clk的edge工具找不到,自己查下

我也遇到了同样的问题,请问你解决了吗?怎么解决的?
谢谢!

你好,想要请问一下,这种问题该怎么解决,自己查下之后还是不知道怎么下手。
请小编给与指点,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top