SDF的INTERCONNECT 的delay多少比较合理

本人最近在用encounter13去生成layout，在最后生成SDF的时候发现很多wire的delay都是0，一些比较长的wire的delay是（0.001：：0.001）（0.001：：0.001）。个人觉得不正常，因为一条30多u的wire的延迟不可能那么少，是哪里出问题了吗?PS：cell的里面个人觉得是合理的，都是几十ps。

越来越觉得interconnect的延迟不该那么小，请问下该怎么处理这个问题?lib和captable都没问题，会不会跟SI analysis有关?

应该有关，我遇到过类似的

那你还记得怎么解决吗?我现在在研究setDelayCalMode和setExtractRCMode,觉得这个也很有关系，直接决定你得到的RC信息和delay。