微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > SMIC 40 CCS LIB,设计的max_transition设多少比较合理?

SMIC 40 CCS LIB,设计的max_transition设多少比较合理?

时间:10-02 整理:3721RD 点击:
请问各位大牛, SMIC 40 CCS的LIB中,对cell pin的max tran约束特别松,接近1ns。
这样一来对我的时序影响很大的说,尤其是对MUX,OAI22这样的cell,输出的tran,delay都比较大。
SMIC40中max_transition设多少比较合理?
还有max_netlength, max_fanout, max_cap等等。

顶一下

自顶一下,求大牛回~

看设计的频率,一般为max freq的10~20%, lib里面的是大概的值,可以忽略

楼上的正确,最大建议不要超过最快时钟周期的25%

一般的可以针对singal 设置0.3, clock 设置0.15, 如果难以满足就针对各个时钟域设置时钟周期25%, 如果还不行....就设30% 吧...如果还不行就问老板

数据路径<0.4,时钟<0.15

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top