• · 请教最高设计频率问题11-26
• · 初级问题：PCIcore（vhdl或verlog写）怎么回事？11-26
• · i2c协议11-26
• · linux modelsim 6.2只能读不能写11-26
• · ISE RAM核使用求助11-26
• · 请教：拿到算法后用verilog实现的思路？11-26
• · 问大家一个问题，memory不用的数据线应该floating还是接GND？11-26
• · Vista下安装Modelsim11-26
• · 菜鸟请教大家一个关于FPGA的问题？11-26
• · 求教多片FPGA系统如何实现时钟同步11-26
• · 求助：PC上的串口RS232可以直接和FPGA通信吗11-26
• · 紧急求助！TLM-2 用transaction level model 总线！11-26
• · 数字接收机锁定相干解调同时进行帧同步问题11-26
• · 有介绍visual c++ 6.0的资料吗11-26
• · 帮忙看看是不是CRC5校验，多谢！11-26
• · 求助：这个读写地址怎么没有自动加一呢11-26
• · modelsim能不能像simvision一样生成模块的连接图？11-26
• · 求SYNOPSYS DC11-26
• · 求助：关于for循环的问题11-26
• · PrimeTime中定义generated clock时,源时钟可以为一个combinational Cell的Pin吗11-26
• · 请教SOC系统内的带宽需求问题11-26
• · can vcs generate an SAIF file directly ？11-26
• · 求助：inout 在testbench文件中的定义怎样写？11-26
• · 推荐一个电子设计视频网站11-26
• · 问一下，FPGA设计方面要提高需要看那些经典的书籍？11-26