linux modelsim 6.2只能读不能写

时间：10-02 整理：3721RD 点击：

hi all，
我的linux modelsim 6.2只能读不能写，新建project，prj name那里，不能输入文字，但能够粘贴，新建的源文件，不能写入东西，但可以读入。在源文件那右键，出现的菜单里，勾选read only与否都一样不能写入。现在只能用vi和modelsim一起，边改写、边仿真
thanks

过几天换其他版本看能不能用了

上一篇：ISE RAM核使用求助
下一篇：i2c协议

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器