菜鸟请教大家一个关于FPGA的问题？

我现在需要一个8位DFF(上升沿触发)序列并行采集信号(20ms一次，有效信号为低电平，如无信号，输出应为常高)，然后串行输出。时钟只有输出8位信息时才有，平时为高电平。我是通过置0置1端采集信息的，第一个DFF的D端接到VCC，上电时所有DFF全部置1.为什么烧到FPGA里测试时，输出总是高一下就下来呢?问题出在哪呢?请各位大侠高手支招！小弟感激不尽！

仿真时正确吗?先检查一下仿真。

ding

不懂 帮定。

仿真是否正确?是否采用同步设计?

用modelsim仿真一下啊

你的时钟是门控的
可能门控时钟没作好哈,可以看看门控时钟的相关资料

把你自己写的程序弄上来看看

看来一定要回复才能下了呀。穷呀

没搞懂题目意思。
可能可以把代码贴出来大家看看，这个应该不长，也不是太保密吧~

没看懂题目，
可以把代码贴出来大家看看，应该不是很长，或很保密吧~

贴出代码来吧 没代码不好说

资料是好东西，顶

仿真通过了吗?

帮问，等高手

要么检查下你的设计，然后在把问题说下，要么就是贴你的代码，相信这里高手不少

没设置好吧
不应该的啊……你确定是仿真设置好了?