• · 好书verilog hdl systhesis--a practical primer11-26
• · 调用ISE IP核做后仿出现问题，请高手帮忙！11-26
• · fpga控制ad11-26
• · xilinx ppc440 modelsim仿真问题请教11-26
• · 求助：FPGA的差分输入11-26
• · FPGA控制AD7708芯片问题11-26
• · 问个Quartus的问题11-26
• · signal nq1 : inout std_logic;可以这样定义吗？ (无内容)11-26
• · 计算机系统里 逻辑域 到 物理域 的转换是如何实现的？11-26
• · 弱弱 的问题11-26
• · DC求助There are 1 potential problems in your design11-26
• · design does not contain any logic11-26
• · Digital IC System 开发: 0004_core_arch11-26
• · 急！急！请教关于PLI的问题11-26
• · 请教高手 verilog 综合的问题11-26
• · book request / thanks a lot11-26
• · 将设计的伪随机码发生器组合成整体进行调用11-26
• · 波形图软件11-26
• · 双相编码的程序怎么实现啊 高手请给一点参考11-26
• · 这种错误怎么改？11-26
• · 请大侠解惑11-26
• · 没钱了怎么办11-26
• · vcs编译的问题11-26
• · 关于sta11-26
• · 怎样在FPGA上验证自己做的电路是正确的？11-26