微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 急!急!请教关于PLI的问题

急!急!请教关于PLI的问题

时间:10-02 整理:3721RD 点击:
在使用synopsys的SmartMode时,用ncverilog 模拟,在使用+loadpl1时有问题,如下
******************
ncverilog modelfiles/testbench/flex/pcix_master_fx_tst.v \
modelfiles/testbench/flex/pcix_master_fx_sys.v \
+loadpli1=/home/CAD/sm_pci_linux_2009.03a/cdrom/lib/linux.lib/swiftpli:swift_boot \
+incdir+/tools/CAD/sm_pci_linux_2009.03a/cdrom/sim/pli/src \
+incdir+/home/jrj/pci_SmartModel/modelfiles/src/verilog \
+access+wrc
*************************************
总是报错:
Failed to load dynamic library /home/CAD/sm_pci_linux_2009.03a/cdrom/lib/linux.lib/swiftpli
/home/CAD/sm_pci_linux_2009.03a/cdrom/lib/linux.lib/swiftpli.so: cannot open shared object file: No such file or directory
而/home/CAD/sm_pci_linux_2009.03a/cdrom/lib/linux.lib/swiftpli.so确实存在

请高手指点一下,到底是怎么回事?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top