• · calibre 安装遇到麻烦了，请大侠们赐教11-26
• · 金融危机之后这个网站人气就不行了吗？11-26
• · 求助：这个不匹配是什么意思？11-26
• · 很无知的问题11-26
• · 请问FPGA与CPLD的区别在于哪些方面？谢谢11-26
• · PCI9054端口方向和内存访问问题11-26
• · 请教DDR RAM的频率11-26
• · question of verilog and VHDL mix language simulation on modelsim11-26
• · 关于xilinx block ram的速度？11-26
• · 向高手请教IDE接口问题！11-26
• · Time Analyzer中的Minimum period和maximum data path之间什么关系11-26
• · 有谁知道吗11-26
• · FPGA Editor出现site.pin = SLICE_X1Y70.G2, comp.pin = u_cmd<1>.G3两者不一致11-26
• · 用XILINX仿真VHDL模块缺少库怎么办？11-26
• · 求助高手: RTL不一致问题, 急！11-26
• · 好书评价11-26
• · isplever 出错 高手看一下！11-26
• · 关于用modelsim仿真没有输出的问题11-26
• · 程序编译出错，不知道错误信息是什么意思？求解答11-26
• · 基于FPGA的伪随机码发生器的设计与实现11-26
• · 跪求edacn邀请码！11-26
• · 过BUFG的信号没有走全局时钟。不理解。求高人解答11-26
• · 请问夏宇闻的verilog高级教程是哪本书？11-26
• · 关于串并转换11-26
• · 救命！linux下的EDA软件11-26