• · 下载到开发板上遇到一个与仿真不同的问题：波形不一致！11-26
• · 关于提高modelsim仿真效率的两个问题11-26
• · 发几verilog基础题11-26
• · 请问一下如何测量acs unit for viterbi decoder的速度11-26
• · RLOC/ SET / USET in UCF file11-26
• · FPGA设计11-26
• · 一句英文翻译：关于设计规则11-26
• · problem: distance of diff/metal/poly11-26
• · 请教关于FPGA输出速率的问题11-26
• · 开发中 异步电路 用的多么？11-26
• · 做xilinx fpga开发的一些有用信息来源11-26
• · 请教一个问题，急11-26
• · 指点方向左右11-26
• · 弱问一个简单的问题11-26
• · 请问Veriolg中1和1'b1有什么不同？11-26
• · 请教几个综合时的错误！11-26
• · 问一个关于wav格式的问题11-26
• · 用于测试的音频数据应该如何做出来？11-26
• · 求助：综合时的一个error，求指教！11-26
• · 求VCS-2005.06的license文件11-26
• · verilog 请教！11-26
• · 那家厂商低电压工艺比较好？11-26
• · quartus的.qar文件只能解开一半，求助！11-26
• · SOPC 在generation时遇到的问题11-26
• · 请教一个primetime问题11-26