微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于提高modelsim仿真效率的两个问题

关于提高modelsim仿真效率的两个问题

时间:10-02 整理:3721RD 点击:
最近用modelsim仿真,发现两个问题很是影响仿真效率,不知能否有办法解决?
1.如果我的程序仿真时间需要几毫秒(不是仿真花费的时间,而是波形时间),在调试时,如果前面一段时间(如前1ms)的波形已经调试正确,而需要改日再继续调试,可否将前段调好的波形保存下来,并且在下次调试时接着调试好的波形时间(这里为1ms的位置)继续仿真调试?因为如果不可以的话,下次仿真时又要重复仿真前1ms的时间,浪费了很多时间。
2.跟在1中的情况差不多:在调试过程中,设置仿真时间为1.2ms,如果发现前1ms的波形都正确,而后面的波形错误,这时需要重新编辑1.1ms处某个输入信号波形,由于1ms至1.2ms的输出波形是错的,需要重新仿真,这时是否可以设置从1ms的位置重新开始仿真,因为前面1ms的波形本来已经正确了,从头开始重新仿真又浪费了很长的时间

不知道我把问题说清楚了没有,请大家帮帮忙,感激不尽!

快沉了。我顶

我不晓得,友情帮顶

帮忙顶,我也一直很想知道这个问题的答案!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top