• · 各位来讨论一下这个电路怎么实现11-26
• · 如何综合出一写四读的SRAM单元11-26
• · 困扰很久的问题 DC后的edif文件如何能得到原理图11-26
• · 计数器溢出问题11-26
• · 关于时序约束的一些问题，谢谢~~~~11-26
• · 请教FPGA联调高手一个小问题，万分感谢！11-26
• · 用什么工具可以让liux平台上的软件安装在windows平台上？11-26
• · 请教：如何在ucf文件中插入I/O电平（电源和地）？11-26
• · ISE中怎么不能像quartus一样看状态机的状态信号？11-26
• · 再次上传一些DDR sdram资料11-26
• · 哪位仁兄给推荐一款超大规模FPGA芯片或开发板？11-26
• · 请教综合高手，我的DC 图形界面怎么了？11-26
• · 关于一个inverter的问题11-26
• · 求助matlab语法11-26
• · Verilog HDL初学者如何能够尽快入行呢11-26
• · 关于delay mode的含义。11-26
• · modelsim仿lpm_rom出错，请指点11-26
• · Can't resolve multiple constant drivers11-26
• · 自动检测UART波特率有什么可靠的好方法？11-26
• · 如何设计有效可靠的分频时钟？11-26
• · 求助：for...loop 急切！多谢指点！11-26
• · I2C-Master Core Specification中Transmit register与Receive register应该如何理解？11-26
• · 请教PLL倍频问题11-26
• · FPGA 的失效模式分析11-26
• · modelsim 解决system time set back 问题11-26