• · 写一个UART控制器 有啥好的参考手册与资料吗11-26
• · 为什么我在MODELSIM里一仿真就没有反应了？11-26
• · 请教触发器，急！11-26
• · 在那可以下载到SDRAM的器件模型以用于仿真？11-26
• · 两个FPGA之间的数据通信接口设计11-26
• · 求一种SATA反转线的名称！Thanks！11-26
• · 哪位有并串（串并）转换的IP啊？（本人看过MC100EP445手册）11-26
• · 静态时序约束如何做？11-26
• · is this a pipeline design ？11-26
• · 请教如何查找ISE综合时的警告信息11-26
• · 大家来讨论锁相环11-26
• · 谁有ispLEVER的视频教程,请上传啊11-26
• · 一个关于IIR滤波器的代码（VHDL）仿真问题11-26
• · 关于一个触发器综合的问题11-26
• · verilog程序，敬请高人指点11-26
• · 求verilog例子11-26
• · FPGA中如何对布线长度做约束11-26
• · sd卡最底层的spi时序是怎样的？11-26
• · 求助：推荐一些FPGA设计方面的书11-26
• · 给大家推荐一个资料丰富的网站11-26
• · altera时序仿真11-26
• · modelsim ae仿真altera的宏模块时用添加库吗？11-26
• · 讲座信息分享一下：赛灵思专家为您面授TD-SCDMA/LTE FPGA解决方案11-26
• · 致初学PLD，或者FPGA新人，大家常犯的毛病11-26
• · 请教如何设计一1GHz以上的32位计数器11-26