微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于时序约束的一些问题,谢谢~~~~

关于时序约束的一些问题,谢谢~~~~

时间:10-02 整理:3721RD 点击:
在看Xilinx的ISE的时序约束时候,有一些问题不明白:
偏移约束:OFFSET_IN_AFTER    OFFSET_IN_BEFORE    OFFSET_OUT_AFTER   OFFSET_OUT_BEFORE
其中OFFSET_IN_AFTER定义了输入数据在有效时钟到达多长时间后可以达到芯片的输入管脚,这样可以得到芯片内部的延迟上限。为什么可以得到?芯片内部延迟的上限怎么计算?
同样 对于后面三个约束也存在同样的问题。说OFFSET_IN_BEFORE 定义了数据比相应的有效时钟沿提前到来的时间,是与其相连的组合逻辑的最大时延,为什么?   

谢谢~

去xilinx 网站搜索一下,有个6.xi constraints 的tutorial讲的很清楚。找不到的话我上载一份(俺也得找找:-)

非常感谢小编

没有搜索到啊   小编~谢谢了~

简言之,OFFSET IN就是约定了输入逻辑通路相对于时钟的最大走线时延;OFFSET OUT约定了输出逻辑通路的最大走线时延。
现在的FPGA里面的都实现了IOB的绑定,OFFSET IN和OFFSET OUT已经没啥用途了。
www.losang.cn

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top