微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 各位来讨论一下这个电路怎么实现

各位来讨论一下这个电路怎么实现

时间:10-02 整理:3721RD 点击:
向量vector[n-1:0],n个bit位,想用组合逻辑实现以下功能:
当n个bit位中有大于等于2个bit位为高电平的话,组合逻辑输出为1,否则输出为0.(n>=2)。
谢谢了。

参照加法器的进位原理,有如下的实现方式:
out=(V[0] and V[1]) or (V[0] and V[1]) or ... or (V[0] and V[n-1]) or
       (V[1] and V[2]) or (V[1] and V[3]) or ... or (V[1] and V[n-1]) or
       . or
       . or
       . or (V[n-2] and V[n-1])
这样做是可以的,实际过程当中n的范围就是在2和10之间,所以MS很多的与/或操作也不会导致大的延时,但是有没有更好的方法?

用个计数器,把所有位相加,大于1的输出1,可行吗?

very good

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top