微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于一个inverter的问题

关于一个inverter的问题

时间:10-02 整理:3721RD 点击:
从理论上来讲,inverter的输出相对于输入有一个延时。但在Cadence里仿真的结果,输出几乎没有上升时间和下降时间,几乎就是一个垂直的过度。这个怎么解释。另外,要想延时的时间长点,器件尺寸是大点还是小点? 谢谢大家!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top