微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个问题,急

请教一个问题,急

时间:10-02 整理:3721RD 点击:
哪位大侠给指导一下,我有个问题,就是用加法器和减法器作为功能模块,用最小的硬件成本实现常系数为81、155和211的乘法器,我该怎么做,谢谢

n *  81 = n * (64 + 16 + 1) = n + (n << 4) + (n << 6);
...
...

谢谢
请问能不能再详细些,我是新手

就是把乘法的计算等效为加法和移位运算,楼上的都提示到这个程度了,即使是初学者也要多多的思考呀,相信自己能搞定的!

2楼的正解

移位相加嘛,和你手写算乘法的方式类似啊,这个IC设计的随便哪本书都有吧,很基本的概念.小编从来不看书的?
如果要硬件最少就用时序逻辑迭代来做啊

建议使用ip核,快捷

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top