微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教几个综合时的错误!

请教几个综合时的错误!

时间:10-02 整理:3721RD 点击:
这是几个综合时report的警告,请高人指点一下是什么意思,多谢了。
Warning: In design '123', there is 1 submodule connected to power or ground.
Warning: In design '123', there is 1 submodule with pins connected to the same net.
Warning: In design '123', there are 4 ports not connected to any nets.

这几个问题应该看一下你的布线吧。好像是线路图出了问题。

我还没做到布线这一步,这是由verilog直接综合时报的warning。不知是程序上哪里出了问题.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top