微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教关于FPGA输出速率的问题

请教关于FPGA输出速率的问题

时间:10-02 整理:3721RD 点击:
大家好!我是学FPGA的新手,现在碰到如下问题,想请教一下:
我给FPGA提供的时钟频率是可变的(即我可以通过外部命令来改变提供给FPGA的时钟频率)。
我的程序已经写好了。
当我的FPGA的时钟频率变化时,FPGA的输出速率是不是也跟着变?
如果不是,应该如何让FPGA的输出速率随时钟频率变化呢?
谢谢了!

,没人回,是我这个问题太菜了吗?

正常情况下你的数据处理速率肯定和你的时钟是相关的,时钟的变化是会影响到速率的。

在接口上你只要使用你变化的时候来处理数据,比如用这个时钟将数据拍出,那么接口的速率就变化了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top