微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 基于FPGA的伪随机码发生器的设计与实现

基于FPGA的伪随机码发生器的设计与实现

时间:10-02 整理:3721RD 点击:
我想完成三种伪随机码发生器的设计,以7级m序列发生器为例介绍,而M序列发生器只是比m序列多一个全零状态,Gold序列是由一对m序列模2加得到的。想请教高手,后两种如何在m序列发生器的基础上实现呢。  
如果仿真波形想显示起码两个周期的序列,该如何设置时钟呢?
谢谢指教!感激不尽!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top