• · FPGA实现DSP(转载)11-26
• · 求用三个非门实现的环形振荡器的周期，三个非门的延时分别为T1,T2,T311-26
• · 两道面试题11-26
• · 请教一个VERILOG语法的问题11-26
• · 编译正常，无法烧写问题求解11-26
• · 关于Synopsys的DC2007安装求助11-26
• · 初学DFT，问几个insert scan 的问题。11-26
• · 新人请教，选模拟还是数字11-26
• · ISE默认过程中的translate命令行中为什么有-i选项啊？11-26
• · 请问用XILINX的COREGEN生成FIFO时有个选项create RPM是干什么用的？ (无内容)11-26
• · 请教Modelsim仿真问题，很急！11-26
• · 有关sdram的求救11-26
• · 有大侠用FPGA或者CPLD做SDRAM的控制器吗11-26
• · 熟悉SDRAM的朋友看过来！11-26
• · SDRAM购买实际可以的IP11-26
• · 请教一个sdram应用的问题11-26
• · 求救：如何实现可综合的SDRAM控制器的测试平台11-26
• · 关于OpenCores11-26
• · 求助Spartan3A的配置问题11-26
• · 哪位有vcs使用参考11-26
• · 求助！verilog语言怎么写才能避免锁存器的生成？11-26
• · VCS Run gate level 出現的問題11-26
• · 各位前辈请指明方向，小女子不胜感激！11-26
• · 关于FPGA Editor的BUG,选中一根net后显示会出现断线（半蓝半红）的问题，非常棘手！11-26
• · 有Xilinx 的JATG原理图吗？11-26