微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 两道面试题

两道面试题

时间:10-02 整理:3721RD 点击:
1 设计一个电路计算4 bit 二进制数的平方
2 用全加器和半加器设计一个电路,用来计算一个7bit数中“1”的个数,如1110000
答案应该是3
还有限制就是只能用组合逻辑实现,不能使用乘法器
多谢各位

答案是3是什么意思啊。

乘法器和加法器最简单的应用罢了

好好看看数电吧

这位大哥好像很牛,能不告诉小弟应该怎么做?
题目讲的不清楚 要求只能用组合逻辑实现,不能用乘法器。

确实很容易啊
1,先写出真值表
2,方法很多,举个例子,先划分为高3位和低4位,分别计算,然后相加

其实分析下就不难了

基本门搭半加器和全加器
用半加器和全加器搭多位加法器和多位乘法器、
这都是最基本的东西

什么东东啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top