• · 求助：可重构滤波器的FPGA设计11-26
• · 求助：cadence无法编写verilog—XL仿真文件11-26
• · PT可以计算系统最高时钟频率吗？11-26
• · 转载：预言家称可编程SoC将掀起下一轮半导体热潮11-26
• · verilog-ams用cadence ldv可以仿真吗？11-26
• · 请教大家我应该用什么方法设计这个波形发生和控制电路11-26
• · 请假：关于missing source11-26
• · 求教如何在总线下挂状态寄存器11-26
• · 谁能救救俺！？11-26
• · FPGA的USB2.0毕设求救11-26
• · 有高人可以推荐买什么机子吗？EDA应用上的。11-26
• · FPGA各个引脚的默认电平是多少啊？11-26
• · 请问编译中的这个错误是什么意思？11-26
• · 为什么modelsim编译时不报warning11-26
• · 求LTC2624的VHDL测试程序11-26
• · xilinx 编译时run out of memory11-26
• · 请大家推荐FPGA开发板11-26
• · 谁用过分布式算法？11-26
• · 弱问，一般大家都是用哪个EDA软件画原理图？11-26
• · 请教一个关于可逆计数器的问题！11-26
• · DC2007安装问题,求教11-26
• · 谁能帮我做个数字锁相环11-26
• · 高人救急啊，关于数字滤波器的11-26
• · 我才开始学Verilog 想问问这两句代码都代表什么意思呢？11-26
• · 请教关于XILINX CPLD下载11-26