微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA各个引脚的默认电平是多少啊?

FPGA各个引脚的默认电平是多少啊?

时间:10-02 整理:3721RD 点击:
FPGA上电后,各个引脚的默认电平是多少啊?在Quartus II 哪里可以看到啊?

ASSIGNMENT------>DEVICE

在设计的配置里可以设置

看Alteara的例子

Table 10. MAX 3000A Device Recommended Operating Conditions

Symbol Parameter Conditions Min Max Unit

VCCINT Supply voltage for internal logic and

input buffers

(10) 3.0 3.6 V

VCCIO Supply voltage for output drivers,

3.3–V operation

3.0 3.6 V

Supply voltage for output drivers,

2.5–V operation

2.3 2.7 V

VCCISP Supply voltage during ISP 3.0 3.6 V

VI Input voltage (3) –0.5 5.75 V

VO Output voltage 0 VCCIO V

约束文件中也可以加的吧

约束中的选择的管脚有对应的电平吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top