微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为什么modelsim编译时不报warning

为什么modelsim编译时不报warning

时间:10-02 整理:3721RD 点击:
为什么modelsim编译时不报warning

你想要什么warning?

这个还真没留意过,好像有吧,记得有个信息滤波的设置,可以更改

比如位宽不一致,端口悬空,等等
可以及早发现一些代码上的错误等,免得到综合时才发现。
我这儿只会报error,从不报warning。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top