求助：cadence无法编写verilog—XL仿真文件

各位老大：
      我在编辑HDL文件编译无法通过提示错误
incorrectly buit binary which accesses errno,h_eerno or _res directly.
needs to be fix
谁能教教我，感激不尽。