• · 做前段设计前途好还是做后端版图前途好呢？11-26
• · 哎呀，公司要关门了11-26
• · 后仿真与时序验证的疑惑11-26
• · Altera的virtual JTAG和Xilinx的Bsacn，请教11-26
• · 各位高手，请教谁做过8路E1转换为1路16M数据流的fpga方案？11-26
• · cycloneII时钟倍频锁不住的问题11-26
• · 急：cpld电源断开为什么管脚依然有电压？11-26
• · 电平触发和边沿触发11-26
• · 如何检测信号的上升沿？11-26
• · 求助大侠，我的modelsim出问题了11-26
• · Synplify 7.5 and Amplify 3.5 has released11-26
• · 关于chipscope的问题11-26
• · 为什么要学习perl11-26
• · 求教：waveform type must be specified if any waveform parameters are given11-26
• · 请教问题，verplex高手请进11-26
• · 信号边沿检测11-26
• · 崩溃了！求教高手！急！11-26
• · 谁能帮我做个数字锁相环，十万分紧急啊！11-26
• · 请教：nios II 软核从哪里来？需要购买？11-26
• · 几个疑惑——node11-26
• · 请教D触发器的VHDL描述问题11-26
• · linux求助11-26
• · 关于verilog中for语句的一些问题请教大家11-26
• · 请教－－－备受困扰的一个小问题，希望兄弟们多多指点。11-26
• · 求助：VHDL语言编写的滤波器程序11-26