cycloneII时钟倍频锁不住的问题

我使用的是 cyclone II EP2C10Q240c8n 的芯片
输入时钟是27m，倍频后想得到148.5m的时钟，作为内部的全局时钟，并由pin输出给外部同步
问题
148.5m的时钟没有作为内部全局时钟，而是直接输出FPGA，锁住
148.5m的时钟作为内部全局时钟，并同时输出FPGA，没锁住

今天天气不错！

没有产生148.5MHz?

cyclone 的PLL输出分为2个，1个用于内部全局，1个用于片外输出，不能用1个同时既做内部全局又做片外输出。