微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 急:cpld电源断开为什么管脚依然有电压?

急:cpld电源断开为什么管脚依然有电压?

时间:10-02 整理:3721RD 点击:
我用xilinx的cpld:xc9536(5v供电电压)做的PCB板,我把电源引脚断开不供电,但全局时钟管脚有时钟输入,此时检测到电源管脚有2点几伏的电压,这是为什么啊,如何解决?请教各位了,急啊   哪位大侠帮帮忙

为啥电源断开之后,全局时钟还要输入呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top