关于verilog中for语句的一些问题请教大家
时间：10-02
整理：3721RD
点击：
我想做一个ram中值的查找和替换，想用for
for（i=0;i<7:i++）
begin
if(ram_b==5b'01001)
ram_a<=data_in;
end
这样的写法对吗?可以综合吗?感觉for用在综合里面不是很好，希望高手能给些指导。
for（i=0;i<7:i++）
begin
if(ram_b==5b'01001)
ram_a<=data_in;
end
这样的写法对吗?可以综合吗?感觉for用在综合里面不是很好，希望高手能给些指导。
这段程序里，好像都是ram_b 和ram_a的事情，和 i 没有关系。
负值语句被执行多次，有啥意义啊?
没看明白
另：现在多数综合器是认for语句的，通常for语句是case的简化写法。
ram_A,ram_b后面有个地址位i，刚没有写上去，呵呵